A szoftveresen definiált AI chip projekt előmozdítja a 4. szintű autonómiát
A Tier IV csatlakozott a Japán Tudományos és Technológiai Ügynökség (JST) által vezetett Next-Generation Edge AI Semiconductor Research and Development Programhoz, hogy előmozdítsa a 4. szintű autonóm vezetéshez szükséges szoftveresen definiált rendszer-chip (SoC) kutatását és fejlesztését.
A JST program keretében a Tokiói Egyetem Műszaki Doktori Iskolájának munkatársa, Yoshihiro Kawahara professzor vezette kutatócsoport a használati esetekre épülő, funkcionálisan differenciált fizikai AI-chipek tervezésével kapcsolatos kutatásokat fogja előmozdítani. Eközben a Tier IV egy olyan AI-chip logikai tervét fejleszti, amely hatékonyan dolgozza fel a következtetéseket az end-to-end (E2E) önvezető AI számára.
„A fizikai AI-alkalmazásokban, mint például a robotika és az önvezető autók, a GPU energiafogyasztása régóta jelentős szűk keresztmetszet az akkumulátorral működő eszközökön való telepítéshez” – mondta Kawahara professzor. „Ennek a projektnek a célja, hogy leküzdje ezt a korlátot egy funkcionálisan differenciált, specifikus felhasználási esetekből visszafelé leképezett chiptervezés révén.”
A nagy teljesítményű számítástechnikai technológiák, beleértve a grafikus feldolgozóegységeket (GPU-kat), központi szerepet játszottak a mesterséges intelligencia gyors fejlődésének felgyorsításában. A 4. szintű autonóm vezetés azonban megköveteli, hogy a mesterséges intelligencia modelljei folyamatosan működjenek valóságban és valós idejű korlátok között. Ez egy új megközelítést igényel, amely kiegészíti a meglévő nagy teljesítményű számítástechnikai technológiákat, miközben nemcsak az energiahatékonyságot, hanem az alkalmazkodóképességet, az átláthatóságot és az ellenőrizhetőséget is előmozdítja.
A Tier IV önállóan tervez egy mesterséges intelligencia alapú chipet az autonóm vezetéshez, amely támogatja az Autoware-t, és értékeli annak hatékonyságát egy SoC részeként. A chip logikai tervezése mellett a vállalat nyílt forráskódúvá teszi a fordítót és a kapcsolódó eszközláncot. Ezen technológiák elérhetővé tételével a Tier IV célja egy olyan nyílt ökoszisztéma létrehozása, amelyben a félvezetőgyártók kihasználhatják a cég platformtechnológiáit a 4. szintű autonóm vezetéshez használt SoC-k kereskedelmi forgalomba hozatalának felgyorsítása érdekében.
Energiahatékonyság
Az önvezető mesterséges intelligencia egyre inkább nagyméretű transzformátor modellekre támaszkodik, amelyek integrált módon dolgozzák fel az érzékelők bemeneteit az érzékeléstől a mozgástervezésig. Ez a kezdeményezés a transzformátor következtetésére összpontosít, és egy olyan dedikált architektúrát fejleszt ki, amely leegyszerűsíti az általános célú számítástechnikához szükséges összetett vezérlőmechanizmusokat.
Az AI-modell végrehajtásához szükséges adatokat hatékonyan előre elhelyezik és ismételten felhasználják a chipen belül, csökkentve a külső memória-átvitel és a számításvezérlés által fogyasztott energiát. Az architektúra dedikált számítási áramköröket is tartalmaz majd a transzformátorokban gyakran használt műveletekhez, beleértve a mátrixszorzást és a figyelemmechanizmusokat.
Ahelyett, hogy csak a chip csúcsteljesítményét optimalizálná, a Tier IV a teljes autonóm vezetési rendszerben, beleértve az Autoware-t is, a wattonkénti teljesítmény javítására törekszik. A kialakítás rugalmas telepítést támogat majd az alkalmazások széles körében, a néhány watt teljesítményű beágyazott eszközöktől a több tíz watt teljesítményű, járművekbe épített elektronikus vezérlőegységekig.
Alkalmazkodóképesség
Az önvezető mesterséges intelligenciát övező technológia gyorsan fejlődik, ami megnehezíti az adott modell vagy hardverkonfiguráció köré tervezett architektúrák számára a folyamatos változásokhoz való alkalmazkodást. Ennek a kihívásnak a megoldására a Tier IV bevezeti a Tensor Operator Set Architecture-t (TOSA), amely egy szabványosított köztes reprezentáció a mesterséges intelligencia modellek és a mesterséges intelligencia chip között.
Az olyan keretrendszerekben, mint a PyTorch, fejlesztett AI-modellekből származó műveleteket egy közös TOSA-reprezentációvá alakítják át. Az optimalizálást és a kódgenerálást ezután a TOSA-n keresztül végzik el, mielőtt az AI-chipen végrehajtanák, lehetővé téve az AI-keretrendszerek és a hardver közötti laza csatolást.
Ennek eredményeként a mesterséges intelligencia modellarchitektúráinak vagy számítási módszereinek változásai elsősorban olyan komponensek szoftverfrissítéseivel igazíthatók hozzá, mint a fordító és a futtatókörnyezet.
Ellenőrizhetőség
A TOSA-t és annak egyértelműen meghatározott operátori specifikációit alapul véve a Tier IV strukturálja a fordítási transzformációs folyamatot, és formális ellenőrzési technikákat vezet be. Kiválasztott transzformációk és műveletek esetében a kezdeményezés mechanizmusokat hoz létre a transzformáció előtti és utáni numerikus konzisztencia matematikai ellenőrzésére, valamint az előre meghatározott hibatűrések betartására.
„Ezzel a kezdeményezéssel egy szoftveresen definiált és nyílt megközelítést vezetünk be a mesterséges intelligencia chipek tervezésében, amely ötvözi az energiahatékonyságot, az alkalmazkodóképességet, az átláthatóságot és az ellenőrizhetőséget” – mondta Shinpei Kato, a Tier IV alapítója és vezérigazgatója. „Különösen fontossá válik annak megértése, hogy egy mesterséges intelligencia modell hogyan alakul át a végrehajtáshoz, és hogy ellenőrizni tudjuk a feldolgozás helyességét, mivel az önvezető rendszereket biztonságkritikus környezetekben telepítik.”
